취업 · 삼성전자 / 공정기술
Q. 삼성 이력서 오타
안녕하세요. 이번 삼성그룹 신입사원 채용에 지원한 지원자입니다. 서류 제출 전 여러 번 검토 과정을 거쳤으나, 제출 후 '대내외 활동'란에서 오타를 발견하게 되었습니다. 이력서 활동 내역 중 '2026년 A 박람회 참석'이라고 기재되어야 할 부분이 ‘2026년 A 박람회 참'으로 마지막 글자가 누락된 상태입니다. 간절한 마음으로 준비한 서류인 만큼, 이러한 기재 실수가 서류 전형 감점이나 합불 여부에 어느 정도 영향을 미칠지 우려되어 질문 남깁니다. 감사합니다..
2026.03.18
답변 8
Top_TierHD현대건설기계코사장 ∙ 채택률 96%채택된 답변
참석은 크게 의미를 가지실 필요가 없으며 스펙이 크게 되지도 않습니다. 단순 오기입, 오타는 그것이 불합격의 사유가 되지는 않기 때문에 걱정마시기 바랍니다.
- 하하나린0417지멘스코전무 ∙ 채택률 100%
채택된 답변
안녕하세요 서류검토자와 면접관의성향에따라 다릅니다
- 섬섬상삼성전자코사장 ∙ 채택률 73% ∙일치회사
채택된 답변
그정도로는 전혀 영향이 없으니 걱정안하셔도 됩니다.
- 흰흰수염치킨삼성전자코전무 ∙ 채택률 57% ∙일치회사직무
채택된 답변
안녕하세요. 멘토 흰수염치킨입니다. 그정도 실수론 아무 불이익 없어요 ㅎㅎ 합불 영향은 0%라고 생각해요 도움이 되었으면 좋겠네요. ^_^
- PPRO액티브현대트랜시스코전무 ∙ 채택률 100%
채택된 답변
안녕하세요 멘티님~~ 제출하신 서류에서 ‘참석’의 마지막 글자 누락 정도의 오타는 큰 감점 요인으로 작용할 가능성은 낮습니다. 삼성그룹 전형에서는 활동 내용, 경험의 질과 직무 연관성이 핵심 평가 기준이므로, 단순 오타는 합격 여부에 결정적 영향을 주지 않는 경우가 많습니다. 다만 이후 면접에서는 정확성과 꼼꼼함을 보여줄 수 있도록 대비하면 좋습니다.
- 멘멘토 지니KT코상무 ∙ 채택률 61%
채택된 답변
● 채택 부탁드립니다 ● 결론부터 말씀드리면 해당 수준의 오타는 합불에 영향 거의 없습니다. 마지막 글자 하나 누락은 내용 이해에 전혀 문제 없고, 삼성처럼 대량 지원서를 보는 환경에서는 이런 경미한 오타로 탈락시키지 않습니다. 실제 서류 평가는 직무 적합성, 경험의 깊이, 수치 기반 성과가 핵심이며 단순 타이핑 실수는 감점 요소로 크게 반영되지 않습니다. 오히려 과도하게 정정 요청 메일을 보내는 것이 더 마이너스가 될 수 있습니다. 다만 면접에 가게 된다면 꼼꼼함 관련 질문이 나올 수 있으니 해당 부분은 차분하게 보완 경험으로 풀어내시면 충분합니다.
- 탁탁기사삼성전자코사장 ∙ 채택률 78% ∙일치회사
채택된 답변
전혀 전혀 문제없습니다. 수치나 크리티컬한 것도 오타 치시는 분들 많고... 성적도 잘못입력하시는분들 많은걸요 ㅎ 1도걱정하지않으셔도돼요~
- 좋좋다좋다삼성전자코사장 ∙ 채택률 91% ∙일치회사
채택된 답변
안녕하세요 전혀 문제없습니다. 신경도 안써도 됩니다~ 감사합니다
함께 읽은 질문
Q. 성남 폴리텍 반도체 공정 하이테크 과정(10개월)
올해 2월에 졸업한 취준생입니다! 현재 여러 기업들 자소서를 쓰고있는데 하이테크 과정에 면접을 보러 가게 되어서 가야할지 고민입니다. 기간이 10개월이고 9-5 로 고등학교 처럼 운영된다고 합니다. 그래서 시간을 많이 잡아 먹을 것 같은데 후기도 너무 없고 충분히 투자말한만 가치가 있을까요??
Q. 이력서 전공명 작성
안녕하세요 현재 A대학 학위(공학사) A-B대학 공동학위 (공학사) 두학위가 있습니다. A-B대학 공동학위 전공이 A대학 융합전공에 기재되어있기도 합니다. 이력서칸에는 주전공, 부전공, 복수학위, 복수전공 이 있는데 1. 주전공 - A대학 2.주전공 - A대학 복수학위 - A-B 대학 복수전공- A대학 융합전공 둘중에 어떻게 적어야하는지 궁금합니다. (1번일 경우 복수학위 입력칸에는 한개의 대학명만 입력이 가능한데 B대학을 입력하면 되나요?)
Q. 반도체 관련 스펙 질문
현재 지거국 전자공학부 4학년 학생입니다. 반도체 공기/양기 쪽으로 준비하고 있습니다. 학점 : 3.8 / 4.5 어학 : 토익스피킹 IH 실습경험 : 반도체 공정 실습 1회 미국 반도체 관련 기업탐방(Applied Materials) 및 SPIE 관람(이게 스펙이 되나...?) 프로젝트 : quasi lumped hybrid quadrature 관련 프로젝트 진행 중 (cmos 내에 넣을 만큼 작은 회로) 수상 : 교내 아두이노 설계 대회 금상 여단장 표창 1회(군대에서의 수상도 스펙이 된다고 들어서...) 이 후에 따로 adsp 자격증도 취득할 예정이고 반도체 공정 실습도 1회정도 더 다녀올 예정입니다. 학부연구생 경험을 쌓고 싶어서 컨택을 해봤는데 석사 진학이 필수라고 해서 학부연구생 관련 경험은 쌓지 못할 것 같습니다.
궁금증이 남았나요?
빠르게 질문하세요.